

Maulana Azad National Urdu University
Department of Computer Science and Information Technology

B.Tech

Semester 3 - Examination November/December - 2015

BT234 : Computer Organization

Total Marks : 70

Time: 3 hours

نوٹ: مندرجہ ذیل سوالات میں سے پانچ کے جواب لکھے۔ ہر سوال کے ۱۴ نمبر تفویض کیے گئے ہیں۔
سوال نمبر ۱:

10 (ا) دونوں سرکٹس میں مناسب منطقی فرق کے ساتھ half-adder اور full-adder سرکٹ ڈیزائن کرے؟
(ب) مندرجہ ذیل میوری یونٹوں کی وضاحت number of word times the number of bits per words کر رہے ہیں۔ کتنے address-lines اور Input-Output data lines کی ضرورت نیچے دی گئے cases میں

04 4G×64 (iv) 16M×32 (iii) 64K×8 (ii) 2K×16 (i) ہوگی۔

سوال نمبر ۲:

(ا) ایک ایسے Digital computer bus کی تشکیل کریں جس کے common bus system ۱۶ رجسٹرز پر مبنی ہو اور ہر ایک ۱۶ رجسٹرز کا ۳۲ بیت پر مشتمل ہو؟ bus کے ڈیزائن میں multiplexers کا استعمال کرے اور مندرجہ ذیل بیان کرے:

12

(i) ہر multiplexer میں کتنے selection inputs ہو گئے؟

(ii) multiplexer کے کس size کی ضرورت ہوگی؟

(iii) ایک bus میں کتنے multiplexers ہوتے ہیں؟

(ب) مندرجہ ذیل کے لئے ایک block diagram تیار کرے

$$x+yz: \quad AR \leftarrow AR+BR$$

02 جس میں AR اور BR n-bit registers ہیں اور x, y, z اس کے control variables ہیں۔

سوال نمبر ۳:

(ا) مندرجہ ذیل Arithmetic statement کا اندازہ کرنے کے لئے ایک پروگرام لکھے:

$$X = (A-B+C*(D*E-F))/G+H*K$$

(i) General register computer کا استعمال کرتے ہوئے three address instruction

(ii) General register computer کا استعمال کرتے ہوئے two address instruction

(iii) one address instruction کا استعمال کرتے ہوئے۔

10 (iv) zero address instruction کا استعمال کرتے ہوئے۔

(ب) مندرجہ ذیل expression کو stack operation کے لئے تیار کرے:

04

$$3*4+5*6+8/4$$

Maulana Azad National Urdu University
Department of Computer Science and Information Technology

B.Tech

Semester 3 - Examination November/December - 2015

BT234 : Computer Organization

Total Marks : 70

Time: 3 hours

Time: 3Hrs

MM: 70

Note: Attempt any 5 Questions. Each Question carries equal marks.

1. a) Design the circuit of Half Adder and Full Adder with justifiable logical difference in both circuits. 10
 b) The following memory units are specified by number of words times the number of bits per words. How many address lines and Input -Output data lines are needed in each case? (i) 2K×16 (ii) 64K×8 (iii) 16M×32 (iv) 4G×64 04
2. (a) Design a digital computer bus that has a common bus system for 16 registers of 32 bits each. The bus is constructed with multiplexers. Also state following
 - (i) How many selection inputs are there in each multiplexer
 - (ii) What size of multiplexers are needed
 - (iii) How many multiplexers are there in the bus 12
 (b) Draw the block diagram for the hardware that implements the following

$$x+yz: AR \leftarrow AR+BR$$
 where AR and BR are n-bit registers and x,y,z are control variables. 02
3. (a) Write a program to evaluate the arithmetic statement:

$$X = (A-B+C*(D*E-F))/G+H*K$$
 - (i) Using General Register computer with three address instructions.
 - (ii) Using General Register computer with two address instructions.
 - (iii) Using one address instructions.
 - (iv) Using zero address instructions. 10
 (b) Draw the stack operations to evaluate the following expression: 04

$$3*4+5*6+8/4$$
4. (a) Design I/O Interface unit. What is difference between isolated I/O and Memory -mapped I/O? 04
 (b) Names the different Modes of data transfer. How proceed the DMA transfer in the computer? sketch the whole process. 10
5. A computer consist of RAM chips of 128×8 and ROM chips of 512×8. The computer system needs 2K×8 of RAM, 4K×8 of ROM, and eight interface unit, each with 8 registers. A memory mapped I/O configuration is used. the two