Maulana Azad National Urdu University Department of Computer Science and Information Technology B.Tech

Semester 3 - Examination November/December - 2015 BT234 : Computer Organization

Total Marks: 70

Time: 3 hours

نوٹ: مندر جہ ذیل سولات میں سے پانچ کے جواب لکھے۔ ہر سوال کے ۱۲ انمبر تفویض کیے گیے ہیں۔ سوال نمبر ا:



10 (ونوں سرکٹس میں مناسب منطق فرق کے ساتھ half-adder اور full-adder سرکٹ ڈیزائن کرے؟

ب مندرجہ ذیل میموری یونٹوں کی وضاحت half-adder وضاحت number of word times the number of bits per words با مندرجہ ذیل میموری یونٹوں کی وضاحت address-lines اور cases کررہے ہیں۔ کتنے cases یوگ المورک کے المورک کے المورک کے المورک کے المورک کے میں۔ کتنے وی گئے و

سوال نمبر ۲:

ا) ایک ایسے Digital computer bus کی تشکیل کریں جس کے Digital computer bus ہار جسٹرس کی بین ہواور ہرایک ۲ ار جسٹرس کا ۳۲ ہٹس پر مشمل ہو؟ bus کے ڈیزاین میں multiplexers کا ستعال کر سے اور مندر جہ زیل بیان کر ہے:

multiplexer ہر (i) ہر selection inputs سے ا

size کس multiplexer (ii)

(iii) ایک bus میں کتے multiplexersہوتے ہیں؟

ب) مندرجہ ذیل کے لئے ایک block diagram تیار کرے

x+yz:

AR←AR+BR

20 جن ٹیں ARاور in-bit registers BR جن ٹیں ARاور ARاور n-bit registers عرب کی اس کے

سوال نمبرسا:

ا) مندرجہذیل Arithmetic statement کاندازہ کرنے کے لئے ایک پرو گرام لکھے: $X = (A-B+C^*(D^*E-F))/G+H^*K$

three address instruction کا ستعال کرتے ہوے General register computer (i)

two address instruction کا ستمال کرتے ہوے General register computer (ii)

one address instruction (iii) کااستعال کرتے ہوے۔

10

zero address instruction (iv)

ب) مندرجه ذیل expression کو stack operation کے لئے تیار کرے:

04

3*4+5*6+8/4

Maulana Azad National Urdu University

Department of Computer Science and Information Technology **B.Tech**

Semester 3 - Examination November/December - 2015 BT234: Computer Organization

Total Marks: 70

Time: 3 hours

Time: 3Hrs

MM: 70

Note: Attempt any 5 Questions. Each Question carries equal marks.

- 1. a) Design the circuit of Half Adder and Full Adder with justifiable logical difference in both circuits. 10 b) The following memory units are specified by number of words times the number of bits per words. How many address lines and Input -Output data lines are needed in each case? (i) 2K×16 (ii) 64K×8 (iii) 16M×32 (iv) 4G×64 04 2. (a) Design a digital computer bus that has a common bus system for 16 registers of 32 bits each. The bus is constructed with multiplexers. Also state following (i) How many selection inputs are there in each multiplexer (ii) What size of multiplexers are needed (iii) How many multiplexers are there in the bus 12 (b) Draw the block diagram for the hardware that implements the following x+yz: AR←AR+BR where AR and BR are n-bit registers and x,y,z are control variables. 02 3. (a) Write a program to evaluate the arithmetic statement: X = (A-B+C*(D*E-F))/G+H*KUsing General Register computer with three address instructions. (i) Using General Register computer with two address instructions. (ii) (iii) Using one address instructions. (iv) Using zero address instructions. 10 (b) Draw the stack operations to evaluate the following expression: 04 3*4+5*6+8/4
- Design I/O Interface unit. What is difference between isolated I/O and Memory –mapped I/O? 04
 - (b) Names the different Modes of data transfer. How proceed the DMA transfer in the computer? sketch the whole process.
- 5. A computer consist of RAM chips of 128×8 and ROM chips of 512×8. The computer system needs 2K×8 of RAM, 4K×8 of ROM, and eight interface unit, each with 8 registers. A memory mapped I/O configuration is used, the two